

Grundläggande datorteknik

- exempelsamling

Institutionen för Data och Informationsteknik
Chalmers tekniska högskola
Göteborg VT-2014

1 Talsystem och binära koder

1.1 Utför följande talomvandlingar:

- a) $(8)_{10} = (?)_2$
- b) $(8)_{10} = (?)_{16}$
- c) $(8)_{10} = (?)_{\text{NBCD}}$
- d) $(8)_{10} = (?)_{\text{EXCESS-3}}$
- e) $(8)_{10} = (?)_{\text{GRAY}(4)}$

1.2 Utför följande talomvandlingar:

- a) $(93)_{10} = (?)_2$
- b) $(93)_{10} = (?)_{\text{NBCD}}$
- c) $(93)_{10} = (?)_{16}$
- d) $(93)_{10} = (?)_{\text{EXCESS-3}}$

1.3 Vilket, av följande alternativ är talet $(54,72)_{10}$ på naturlig binär form avrundat till 7 bråksiffror .

- a) $(110100.1011100)_2$
- b) $(110110.1011110)_2$
- c) $(110110.1011101)_2$
- d) $(110110.1011100)_2$
- e) $(110010.1011100)_2$

1.4 Ange ASCII-tecknet för följande tal:

- a) $(3F)_{16}$
- b) $(49)_{10}$
- c) $(101011)_2$

1.5 Skriv följande ASCII-kodade textsträngar som en sekvens av hexadecimala kodord.

- a) CHALMERS
- b) tekniska
- c) HOGSKOLA

1.6 Skriv följande tal som NBCD-kod

- a) $(528,31)_{10}$
- b) $(407,96)_{10}$

1.7 Antag 7 bitars binära tal (naturlig binärkod), där den mest signifikanta positionen är en paritetsbit. Ange de binära talen med jämn paritet (bitmönstren) för följande tal.

- a) $(1100)_2$
- b) $(32)_{10}$
- c) $(16)_{16}$

1.8 Antag 7 bitars binära tal (naturlig binärkod), där den mest signifikanta positionen är en paritetsbit. Ange de binära talen med udda paritet (bitmönstren) för följande tal.

- a) $(1100)_2$
- b) $(32)_{10}$
- c) $(16)_{16}$

1.9 Omvandla följande tal (naturlig binär kod) till decimal form:

- a) $(101011)_2$
- b) $(1100111)_2$
- c) $(111100)_2$
- d) $(101.011)_2$
- e) $(.111)_2$
- f) $(1000.01)_2$

1.10 Omvandla följande hexadecimala tal till decimal form:

- a) $(AB)_{16}$
- b) $(11)_{16}$
- c) $(80)_{16}$
- d) $(C.4)_{16}$
- e) $(0.68)_{16}$
- f) $(B3.D4)_{16}$

1.11 Omvandla följande tal till naturlig binär kod. Bråken avkortas till 6 st. bråksiffror.

- a) $(45)_{10}$
- b) $(33)_{10}$
- c) $(87,65)_{10}$
- d) $(122,18)_{10}$
- e) $(45)_{16}$
- f) $(33)_{16}$
- g) $(4.8)_{16}$
- h) $(10.6)_{16}$

1.12 Omvandla följande tal till hexadecimal form. Bråken avkortas till 2 st. bråksiffror.

- a) $(255)_{10}$
- b) $(330)_{10}$
- c) $(19,37)_{10}$
- d) $(132,43)_{10}$
- e) $(1111110)_2$
- f) $(100100001010)_2$
- g) $(1111.1111)_2$
- h) $(1010.0011)_2$

1.13 En axels vridningsvinkel $[0-359^\circ]$ ska kodas med Gray-kod. Hur många bitar måste kodorden minst ha för att ge upplösningen:


- a) 1°
- b) 2°

2 Switchnätalgebra

2.1 Åskådliggör följande booleska uttryck med hjälp av grindsymboler (NOT, AND, OR):


- a) $f(x, y, z) = xy + \bar{x}z$
- b) $f(x, y, z, e) = e(x + y + z)$
- c) $f(x, y) = \bar{x}\bar{y} + xy$

2.2 Ange det booleska uttrycket för följande logiknät:



2.3 Vilket (eller vilka) av följande booleska uttryck anger korrekt utsignalen f för nedanstående logiknät?

- a) $f(x, y, z) = \bar{x}(\bar{y}\bar{z} + yz) + x(\bar{y}z + y\bar{z})$
- b) $f(x, y, z) = x(\bar{y} \oplus z) + \bar{x}(y \oplus z)$
- c) $f(x, y, z) = \bar{x} \oplus y \oplus z$
- d) $f(x, y, z) = x \oplus y \oplus z$




2.4 Antag att $x\bar{y} + \bar{x}y = z$ och visa att $x\bar{z} + \bar{x}z = y$

2.5 Avgör för vart och ett av följande fall om uttrycket är sant, dvs. om VL = HL:

- a) $(x + y)(\bar{x} + z) = xz + \bar{x}y + yz$
- b) $(x + \bar{y})(\bar{x} + z) = \bar{x}z + x\bar{y}z + \bar{x}y\bar{z}$
- c) $(x + \bar{x} + y) = 1$
- d) $(x\bar{x})(x + \bar{x} + y + \bar{y}) = 0$
- e) $\bar{x}yz + x\bar{y}z + \bar{x}y\bar{z} = (x + \bar{x})(\bar{x} + y)(x + \bar{z})$

2.6 Bestäm A och B i följande logikkoppling:



2.7 Visa hur följande logikgrindar kan ersättas med enbart 2-ingångars NAND-grindar.

- a) $x \rightarrow \boxed{1} \rightarrow f(x) = \bar{x}$
- b) $x, y \rightarrow \boxed{\geq 1} \rightarrow f(x, y) = x + y$
- c) $x, y \rightarrow \boxed{\&} \rightarrow f(x, y) = xy$

2.8 Visa hur följande logikgrindar kan ersättas med enbart 2-ingångars NOR-grindar.

- a) $x \rightarrow \boxed{1} \rightarrow f(x) = \bar{x}$
- b) $x, y \rightarrow \boxed{\geq 1} \rightarrow f(x, y) = x + y$
- c) $x, y \rightarrow \boxed{\&} \rightarrow f(x, y) = xy$

2.9 Realisera följande booleska funktioner med hjälp av 2-ingångars NAND-grindar.

- a) $f(x, y) = x + \bar{y}$
- b) $f(x, y, z) = \bar{x} + yz$
- c) $f(x, y, z, w) = (\bar{x} + y)z + \bar{y}w$

2.10 Realisera följande booleska funktioner med hjälp av 2-ingångars NOR-grindar.

- a) $f(x, y) = x\bar{y}$
- b) $f(x, y, z) = x + yz$
- c) $f(x, y, z, w) = (y + w)(z + \bar{x}\bar{y})$

2.11 Skriv följande funktioner på disjunktiv normal form. Bestäm mintermerna med hjälp av funktionstabell och binär evaluering.

- a) $f(x, y, z) = xy + \bar{x}z$
- b) $f(x, y, z) = (x + \bar{y}z)(y + z)$
- c) $f(x, y, z, w) = xw + yz$
- d) $f(x, y, z, w) = (xy + \bar{z}w)(\bar{x}w + \bar{x}z)$

2.12 Vilket av följande alternativ utgör den disjunktiva normalformen av den booleska funktionen:

$$f(x, y, z) = (x + y)(\bar{x} + z) \text{ ?}$$

- a) $xz + \bar{x}y + yz$
- b) $\bar{x}\bar{y}z + x\bar{y}z + \bar{x}y\bar{z} + \bar{x}yz$
- c) $\bar{x}yz + x\bar{y}z + \bar{x}y\bar{z} + \bar{x}y\bar{z}$
- d) $xyz + x\bar{y}z + \bar{x}y\bar{z} + \bar{x}yz$
- e) $x\bar{y}z + \bar{x}y\bar{z} + \bar{x}yz$

2.13 Vilket av följande alternativ utgör den disjunktiva normalformen av den booleska funktionen:

$$f(x, y, z, w) = (x + \bar{y})(wz) \text{ ?}$$

- a) $\bar{x}\bar{y}zw + x\bar{y}zw + xyzw$
- b) $\bar{x}\bar{y}zw + x\bar{y}z\bar{w} + xyzw$
- c) $\bar{x}\bar{y}\bar{z}w + x\bar{y}zw + xyzw$
- d) $\bar{x}yzw + x\bar{y}zw + xyzw$
- e) $x\bar{y}zw + x\bar{y}zw + xyzw$

2.14 Skriv följande funktioner på konjunktiv normal form. Bestäm maxtermerna med hjälp av funktionstabell och binär evaluering.

- a) $f(x, y, z) = x\bar{y} + \bar{x}z + y\bar{z}$
- b) $f(x, y, z) = xy + xz$
- c) $f(x, y, z, w) = \bar{x}\bar{y} + \bar{z}\bar{w} + yz$
- d) $f(x, y, z, w) = \bar{x}\bar{y}z + w + \bar{z}\bar{w}$

2.15 Vilket av följande alternativ utgör den konjunktiva normalformen av den booleska funktionen:

$$f(x, y, z) = (x + y)(\bar{x} + z) \text{ ?}$$

- a) $f(x, y, z) = (\bar{x} + y + \bar{z})(x + y + \bar{z})(x + y + z)(\bar{x} + \bar{y} + z)$
- b) $f(x, y, z) = (\bar{x} + y + z)(x + \bar{y} + \bar{z})(x + y + z)(\bar{x} + \bar{y} + z)$
- c) $f(x, y, z) = (\bar{x} + y + z)(x + y + \bar{z})(x + y + z)(\bar{x} + \bar{y} + \bar{z})$
- d) $f(x, y, z) = (x + y + \bar{z})(x + y + z)(\bar{x} + \bar{y} + z)$
- e) $f(x, y, z) = (\bar{x} + y + z)(x + y + \bar{z})(x + y + z)(\bar{x} + \bar{y} + z)$

2.16 Tag fram en minimal disjunktiv form till var och en av funktionerna beskrivna av följande Karnaughdiagram:

a) f

		yz			
		00	01	11	10
x	0	0	0	0	0
	1	0	1	1	0

b) f

		yz			
		00	01	11	10
x	0	1	0	0	1
	1	0	1	1	0

c) f

		zw			
		00	01	11	10
xy	00	0	0	0	0
	01	0	1	1	0
	11	0	0	1	0
	10	0	0	0	0

d) f

		zw			
		00	01	11	10
xy	00	1	0	0	1
	01	0	1	1	0
	11	0	1	1	0
	10	1	0	0	1

e) f

		zw			
		00	01	11	10
xy	00	0	0	0	0
	01	0	0	0	0
	11	1	1	1	1
	10	-	1	1	-

f) f

		zw			
		00	01	11	10
xy	00	0	0	0	0
	01	-	1	1	1
	11	0	0	1	0
	10	0	0	0	0

g) f

		zw			
		00	01	11	10
xy	00	1	1	0	0
	01	0	1	1	0
	11	1	0	1	1
	10	0	0	0	0

h) f

		zw			
		00	01	11	10
xy	00	1	0	1	0
	01	0	1	0	1
	11	-	0	-	0
	10	1	0	1	0

i) f

		zw			
		00	01	11	10
xy	00	1	0	0	1
	01	-	0	1	0
	11	-	0	0	1
	10	1	0	1	0

j) f

		zw			
		00	01	11	10
xy	00	0	0	0	1
	01	0	0	1	0
	11	0	1	0	0
	10	1	0	0	0

2.17 Tag fram en minimal konjunktiv form till var och en av funktionerna beskrivna av följande Karnaughdiagram:

a) f

		00	01	11	10
x	0	0	0	0	0
	1	0	1	1	0

b) f

		00	01	11	10
x	0	1	0	0	1
	1	0	1	1	0

c) f

		00	01	11	10
xy	00	0	0	0	0
	01	0	1	1	0
	11	0	0	1	0
	10	0	0	0	0

d) f

		00	01	11	10
xy	00	1	0	0	1
	01	0	1	1	0
	11	0	1	1	0
	10	1	0	0	1

e) f

		00	01	11	10
xy	00	0	0	0	0
	01	0	0	0	0
	11	1	1	1	1
	10	-	1	1	-

f) f

		00	01	11	10
xy	00	0	0	0	0
	01	-	1	1	1
	11	0	0	1	0
	10	0	0	0	0

g) f

		00	01	11	10
xy	00	1	1	0	0
	01	0	1	1	0
	11	1	0	1	1
	10	0	0	0	0

h) f

		00	01	11	10
xy	00	1	0	1	0
	01	0	1	0	1
	11	-	0	-	0
	10	1	0	1	0

i) f

		00	01	11	10
xy	00	1	0	0	1
	01	-	0	1	0
	11	-	0	0	1
	10	1	0	1	0

j) f

		00	01	11	10
xy	00	0	0	0	1
	01	0	0	1	0
	11	0	1	0	0
	10	1	0	0	0

3 Aritmetik

3.1 Ange decimala motsvarigheten till följande 8-bitars tal givna på *binärform*.

- a) 01010101
- b) 00111100
- c) 10101010
- d) 11000011

3.2 Ange decimala motsvarigheten till följande 8-bitars tal givna på *tvåkomplementsform*.

- a) 01010101
- b) 00111100
- c) 10101010
- d) 11000011

3.3 Ange följande decimala tal som 8-bitars binära tal på *tvåkomplementsform*. (Ledning, bestäm först binär form av talet utan minustecken, tvåkomplementera därefter)

- a) -10
- b) -38
- c) -42
- d) -56

3.4 Utför (visa med papper och penna) följande additioner ($R=X+Y$) av 8-bitars tal givna på *binärform*. Ange X,Y och R på decimal form, ange dessutom hur flaggorna C och Z påverkas av operationerna.

- a) X = 00100100 Y= 01001010
- b) X = 10111100 Y= 01000100
- c) X = 10000001 Y= 10000001
- d) X = 01001010 Y= 00110101
- e) X = 01001010 Y= 01001010

3.5 Utför (visa med papper och penna) följande additioner ($R=X+Y$) av 8-bitars tal givna på *tvåkomplementsform*. Ange X,Y och R på decimal form, ange dessutom hur flaggorna N, V och Z påverkas av operationerna.

- a) X = 00100100 Y = 01001010
- b) X = 10111100 Y = 01000100
- c) X = 10000001 Y = 10000001
- d) X = 01001010 Y = 00110101
- e) X = 01001010 Y = 01001010

3.6 Utför (visa med papper och penna) följande subtraktioner ($R=X-Y$) av 8-bitars tal givna på *binärform*. Ange X,Y och R på decimal form, ange dessutom hur flaggorna C och Z påverkas av operationerna. Flaggan C förutsätts vid denna operation representera en lånesiffra ("borrow") till den mest signifikanta positionen.

- a) X = 01111110 Y = 01010000
- b) X = 01010000 Y = 01111110
- c) X = 11011110 Y = 00100010
- d) X = 00100010 Y = 11011110

- 3.7 Utför (visa med papper och penna) följande subtraktioner ($R=X-Y$) av 8-bitars tal givna på *binärform*. Subtraktionerna ska utföras som addition av 2-komplement, dvs. $R = X + (2\sim Y)$. Ange X, Y och R på decimal form, ange dessutom hur flaggorna C och Z påverkas av operationerna. Eftersom subtraktionen utförs som addition av 2-komplement förutsätts flaggan C vid denna operation representera *inversen* av en lånesiffra ("borrow") till den mest signifikanta positionen.

- a) $X = 01111110$ $Y = 01010000$
- b) $X = 01010000$ $Y = 01111110$
- c) $X = 11011110$ $Y = 00100010$
- d) $X = 00100010$ $Y = 11011110$


- 3.8 Utför (visa med papper och penna) följande subtraktioner ($R=X-Y$) av 8-bitars tal givna på *tvåkomplementsform*. Subtraktionerna ska utföras som addition av 2-komplement, dvs. $R = X + (2\sim Y)$. Ange X, Y och R på decimal form, ange dessutom hur flaggorna N, V och Z påverkas av operationerna.

- a) $X = 01111110$ $Y = 01010000$
- b) $X = 01010000$ $Y = 01111110$
- c) $X = 11011110$ $Y = 00100010$
- d) $X = 00100010$ $Y = 11011110$
- e) $X = 01000000$ $Y = 10111111$


4 Kombinatoriska nät

- 4.1 Konstruera ett minimalt kombinatoriskt nät ”BCD-7”, som konverterar ett binärt kodat decimaltal till så kallad ”Sju-segment kod” enligt följande tabell:


decimal siffra	A	B	C	D	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	0	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	0	1	1
∅	1	0	1	0	-	-	-	-	-	-	-
∅	1	0	1	1	-	-	-	-	-	-	-
∅	1	1	0	0	-	-	-	-	-	-	-
∅	1	1	0	1	-	-	-	-	-	-	-
∅	1	1	1	0	-	-	-	-	-	-	-
∅	1	1	1	1	-	-	-	-	-	-	-



- 4.2 En sju-segments indikator har segmenten fördelade enligt följande figur:




- a) Ställ upp en funktionstabell för utsignalerna a-g.
 b) Konstruera ett minimalt kombinatoriskt nät för översättning från de decimala siffrorna 0-9, från BCD-form till indikatorn.
- 4.3 Konstruera ett kombinatoriskt nät ”Increment” som adderar 1 till ett 4-bitars tal. Nätet består av 4 insignaler x_3, x_2, x_1 och x_0 samt 4 utsignaler u_3, u_2, u_1 och u_0 .



Ställ upp funktionstabell för utsignalerna och realisera ett minimalt kombinatoriskt nät. Använd AND/OR-logik och förutsätt att även insignalernas inverser finns tillgängliga.

- 4.4 Ett kombinatoriskt nät ”Decrement”, som subtraherar 1 från ett 4-bitars tal (tvåkomplements-form) ska konstrueras. Nätet består av 4 insignaler x_3, x_2, x_1 och x_0 samt 4 utsignaler u_3, u_2, u_1 och u_0 .



Ställ upp funktionstabell för utsignalerna och realisera ett minimalt kombinatoriskt nät. Använd AND/OR-logik och förutsätt att även insignalernas inverser finns tillgängliga.

- 4.5 Ett kombinatoriskt nät för olika typer av skiftoperationer av ett 8-bitars tal ska konstrueras. Nätets funktion beror av bitarna f_1 och f_0 enligt följande:


f_1	f_0	funktion
0	0	Ingen operation
0	1	Skift vänster
1	0	Skift höger
1	1	Aritmetiskt skift höger

Insignaler: $x_7, x_6, x_5, x_4, x_3, x_2, x_1, x_0$ 8-bitars ord

SI bit som skiftas in i vakant position

Utsignaler: $u_7, u_6, u_5, u_4, u_3, u_2, u_1, u_0$ 8-bitars skiftat ord

SO bit som skiftats ut



a) Ställ upp en funktionstabell där alla utsignaler uttrycks som insignaler eller konstanter.

b) Realisera det kombinatoriska nätet med hjälp av "1 av 4 väljare".

- 4.6 Ett logiknät som skiftar bitar flera positioner under en klockcykel kallas för "Barrel-shifter". Konstruera ett sådant kombinatoriskt nät för högerskift. Du har tillgång till 4 st. "1 av 4 väljare".

Insignaler: x_3, x_2, x_1, x_0 är det ord som skall skiftas.

s_1, s_0 selektor, anger antal skift enligt:


00 → 1 skift

01 → 2 skift

10 → 3 skift

11 → 4 skift

Utsignaler: u_3, u_2, u_1, u_0 är resultatet, dvs. det skiftade ordet



a) Konstruera ett kombinatoriskt nät som utför högerskift av ett 4-bitars ord. Mest signifikanta inskiftade bitar är alltid 0. Utskiftade bitar ignoreras.


b) Konstruera ett kombinatoriskt nät som utför höger rotation av ett 4-bitars ord. Den minst signifikanta biten skiftas här till den mest signifikanta positionen.

c) Konstruera ett kombinatoriskt nät som utför aritmetiskt högerskift av ett 4-bitars ord. Mest signifikanta inskiftade bitar är alltid 0. Utskiftade bitar ignoreras.


- 4.7 Funktionen $f(x, y, z) = \bar{y}\bar{z} + xy$ ska implementeras med hjälp av en 1 av 2 väljare. Detta kan göras på tre olika sätt. Visa den lösning som använder minimalt antal grindar utöver väljaren.
- 4.8 **Härled uttryck för ett kombinatoriskt nät som realiserar "inkrement"-funktion för ett 8-bitars register. Varje utsignal ska uttryckas explicit.
- 4.9 **Härled uttryck för ett kombinatoriskt nät som realiserar "dekrement"-funktion för ett 8-bitars register. Varje utsignal ska uttryckas explicit.

5 Sekvensnät


- 5.1 I figuren visas en SR-latch jämte tidsdiagram för S-, och R- signalerna. Komplettera tidsdiagrammet med q, då $q = 0$ från början.




- 5.2 I figuren visas en SR-vippa jämte tidsdiagram för S-, R- och CP-signalerna. Komplettera tidsdiagrammet med q, då $q = 0$ från början.




- 5.3 I figuren visas en flanktriggad JK-vippa jämte tidsdiagram för J-, K- och CP-signalerna. Komplettera tidsdiagrammet med q, då $q = 0$ från början.




- 5.4 I figuren visas en D-vippa jämte tidsdiagram för D- och CP-signalerna. Komplettera tidsdiagrammet med q, då $q = 0$ från början.




5.5 I figuren visas en T-vippa jämte tidsdiagram för T- och CP-signalerna. Komplettera tidsdiagrammet med q, då $q = 0$ från början.




5.6 Ställ upp funktionstabell, rita tillståndsgraf och pulsdigram för den autonoma räknaren. Pulsdiagrammet skall utgå från tillståndet $Q = (q_1q_0)_2 = 0$




5.7 Ställ upp funktionstabell, rita tillståndsgraf och pulsdigram för den autonoma räknaren nedan. Pulsdiagrammet skall utgå från tillståndet $Q = (q_2q_1q_0)_2 = 0$




5.8 Ställ upp funktionstabell och rita tillståndsgraf för följande räknare med räknevillkoret x .



5.9 Ställ upp funktionstabell och rita tillståndsgraf för följande räknare med räknevillkoret x .




5.10 Analysera räknaren nedan. Utgå från initialtillståndet 0, vilken räknesekvens motsvarar räknarens tillståndsgraf? Tillstånden kodas som binärt tal: $q_2 q_1 q_0$.




- a) 0,1,2,3,4,5,6,7,0...
- b) 0,2,4,6,7,1,3,5,0...
- c) 0,2,4,7,6,1,3,5,0...

5.11 Analysera räknaren nedan. Visa dess fullständiga tillståndsgraf. Tillstånden kodas som binärt tal: $q_2 q_1 q_0$.




5.12 En 2-bitars tillståndsmaskin illustreras av följande tillståndsgraf:




Konstruera en synkron räknare som realiserar tillståndsgrafen. Använd T-vippor, AND-, OR- och INVERTERAR-grindar.

5.13 Konstruera en räknare med styrsignal x , som realiserar följande tillståndsgraf. Använd D-vippor, och grindarna AND, OR och INVERTERARE. Förutsätt att räknaren alltid startar i tillstånd 001.



- 5.14 Konstruera en autonom synkron modulo-6 räknare med räknesekvens:
 $q_2 q_1 q_0 = 000, 001, 101, 111, 011, 010, 000$ och vipptyp enligt nedan.
 Dessutom får AND-, OR- och INVERTERAR-grindar användas.



- 5.15 Konstruera en synkron räknare med en styrsignal x , som bestämmer räknarens funktion på följande sätt

$x = 0$ Räknaren räknar enligt sekvensen $q_1 q_0 = 00, 01, 11, 10, 00$

$x = 1$ Räknaren räknar enligt sekvensen $q_1 q_0 = 00, 10, 11, 01, 00$

Av de två sekvenserna ovan framgår att räknaren är reversibel dvs. den kan räkna en bestämd sekvens framåt eller bakåt. Använd T-vippor och valfria grindar.

- 5.16 Konstruera en synkron, reversibel räknare med en styrsignal x , vilken bestämmer räknarens funktion enligt:

$x = 0$: Sekvensen 000,001,011,010,110,111,101,100,000 (Gray-kod)

$x = 1$: Sekvensen 000,100,101,111,110,010,011,001,000 (Gray-kod baklänges)

T-vippor och valfria grindar får användas.

- 5.17 Konstruera en synkron räknare med styrsignaler x och y som bestämmer räknarens funktion på följande sätt:

$y = 1$: Räknaren försätts i tillstånd 000.

$y = 0$:

$x = 0$: Räknaren räknar enligt sekvensen $q_2 q_1 q_0 = 000, 001, 010, 011, 100, 101, 110, 111, 000, \dots$

$x = 1$: Räknaren försätts i tillstånd 011.


D-vippor och valfria grindar får användas. Rita också en tillståndsgraf som beskriver räknaren.

- 5.18 Konstruera ett 4-bitars synkront skiftregister ($q_3 q_2 q_1 q_0$) med D-vippor enligt figuren till höger och valfria komponenter för den kombinatoriska delen. Kretsen ska ha en styrsignal e (enable):

$e = 0$: skiftregister kvarstannar i befintligt tillstånd

$e = 1$: ett aritmetiskt högerskift utförs.

Utskiftad bit q_0 ignoreras.



- 5.19 Konstruera ett 4-bitars synkront skiftregister ($q_3 q_2 q_1 q_0$) med D-vippor och valfria kombinatoriska komponenter. Kretsen ska ha två styrsignaler e (enable) och d (direction):


$e = 0$: skiftregister kvarstannar i befintligt tillstånd

$e = 1$: ett skift utförs.

$d = 0$: "vänsterskift"

$d = 1$: "högerskift"

Utskiftade bitar (q_3 vid vänsterskift och q_0 vid högerskift) placeras i en D-vippa med beteckningen c . Inskiftade bitar (q_0 vid vänsterskift och q_3 vid högerskift) tas från D-vippa c .



6 Dataväg ALU och minne

För uppgifter i detta kapitel där ALU'n ingår gäller ALU-funktioner enligt följande tabell.

funktion				operation	utsignaler											
f_3	f_2	f_1	f_0	RTN	u_7	u_6	u_5	u_4	u_3	u_2	u_1	u_0	N	Z	V	C
0	0	0	0	$0 \rightarrow U$	0	0	0	0	0	0	0	0	0	1	0	0
0	0	0	1	$FD_{16} \rightarrow U$	1	1	1	1	1	1	0	1	1	0	0	0
0	0	1	0	$FE_{16} \rightarrow U$	1	1	1	1	1	1	1	0	1	0	0	0
0	0	1	1	$FF_{16} \rightarrow U$	1	1	1	1	1	1	1	1	1	0	0	0
0	1	0	0	$E \rightarrow U$	e_7	e_6	e_5	e_4	e_3	e_2	e_1	e_0	u_7	(1)	0	0
0	1	0	1	$D_{1k} + C_{in} \rightarrow U$									u_7	(1)	(8)	(7)
0	1	1	0	$D \vee E \rightarrow U$	$d_7 \vee e_7$	$d_6 \vee e_6$	$d_5 \vee e_5$	$d_4 \vee e_4$	$d_3 \vee e_3$	$d_2 \vee e_2$	$d_1 \vee e_1$	$d_0 \vee e_0$	u_7	(1)	0	0
0	1	1	1	$D \wedge E \rightarrow U$	$d_7 \wedge e_7$	$d_6 \wedge e_6$	$d_5 \wedge e_5$	$d_4 \wedge e_4$	$d_3 \wedge e_3$	$d_2 \wedge e_2$	$d_1 \wedge e_1$	$d_0 \wedge e_0$	u_7	(1)	0	0
1	0	0	0	$D \oplus E \rightarrow U$	$d_7 \oplus e_7$	$d_6 \oplus e_6$	$d_5 \oplus e_5$	$d_4 \oplus e_4$	$d_3 \oplus e_3$	$d_2 \oplus e_2$	$d_1 \oplus e_1$	$d_0 \oplus e_0$	u_7	(1)	0	0
1	0	0	1	$D + C_{in} \rightarrow U$									u_7	(1)	(2)	(3)
1	0	1	0	$D + FF_{16} \rightarrow U$									u_7	(1)	(2)	(3)
1	0	1	1	$D + E + C_{in} \rightarrow U$									u_7	(1)	(2)	(3)
1	1	0	0	$D + (E + C_{in})_{2k} \rightarrow U$									u_7	(1)	(2)	(3)
1	1	0	1	$D << 1 (C_{in}) \rightarrow U$	d_6	d_5	d_4	d_3	d_2	d_1	d_0	C_{in}	u_7	(1)	0	(4)
1	1	1	0	$(C_{in}) 1 >> D \rightarrow U$	C_{in}	d_7	d_6	d_5	d_4	d_3	d_2	d_1	u_7	(1)	(6)	(5)
1	1	1	1	$(d_7) 1 >> D \rightarrow U$	d_7	d_7	d_6	d_5	d_4	d_3	d_2	d_1	u_7	(1)	0	(5)

Anm:

$D_{1k} = 1\text{-komplement } D = D'$

$(E + C_{in})_{2k} = 2\text{-komplement } E + C_{in} = 0 - E - C_{in}$

(1) $Z = \overline{u_7} \wedge \overline{u_6} \wedge \overline{u_5} \wedge \overline{u_4} \wedge \overline{u_3} \wedge \overline{u_2} \wedge \overline{u_1} \wedge \overline{u_0}$, dvs. $Z=1$ då samtliga bitar i register U är 0, $Z=0$ annars.

(2) $V = (\overline{u_7} \wedge d_7 \wedge e_7) \vee (u_7 \wedge \overline{d_7} \wedge \overline{e_7})$, dvs. V-flaggan sätts enligt reglerna för tvåkomplementsaritmetik.

(3) $C = c_8$, dvs. carry ut från additionen av de mest signifikanta siffrorna.

(4) $C =$ utskiftad bit, dvs. bit d_7 före vänsterskiftet.

(5) $C =$ utskiftad bit, dvs. bit d_0 före högerskiftet.


(6) $V = C_{in} \oplus d_7$ före skift, dvs. sätts till 1 om skiftet föranleder teckenbyte.

(7) C ettställs om $D=0$, C nollställs annars.

(8) V ettställs om $D=(10000000)_2$, V nollställs annars.

6.1 Styrsignaler för registeröverföringar: Använd figurens dataväg och ange styrsignalssekvenser för följande registeröverföringar beskrivna enligt RTN.

	Operation (RTN)	Aktiva styrsignaler
a)	$T \rightarrow A$	
b)	$T \rightarrow A, R$	
c)	$R \rightarrow T,$ $A \rightarrow R$ $T \rightarrow A$ $= A \leftrightarrow R$	




6.2 Enkla unära operationer: Använd figurens dataväg och ange styrsignalssekvenser för följande operationer.

- Nollställ innehållet i register A.
- Addera 1 till innehållet i register A.
- Bitkomplementera innehållet i register A.
- Negera (tvåkomplementera) innehållet i register A.


Ge svaren i en tabellform enligt följande:

Cykel	Operation (RTN)	Aktiva styrsignaler
1		
2		
...		




6.3 Använd figurens dataväg och ange en styrsignalssekvens enligt följande RTN-beskrivning:

Cykel	Operation (RTN)	Aktiva styrsignaler
1	$20_{16} \rightarrow A$	
2	$A-1 \rightarrow R$	
3	$R \rightarrow A$	
4	$F0_{16} \rightarrow T$	
5	$A \oplus T \rightarrow R$	
6	$R \rightarrow A$	



6.4 Enkla minnesoperationer: Använd figurens dataväg och ange styrsignalssekvenser för följande operationer.

- Kopiera innehållet på adress $(10)_{16}$ till register A.
- Kopiera innehållet indirekt från adress $(10)_{16}$ till register A.
- Utgå från att register A innehåller en adress och kopiera innehållet från den adressen till register A.
- Kopiera innehållet från register A till adress $(10)_{16}$.




6.5 Register/minne addition. Använd figurens dataväg och ange styrsignalssekvenser för operationen:

$$A + M(14_{16}) \rightarrow A$$

Ge svaret i tabellform enligt följande:

Cykel	Operation (RTN)	Aktiva styrsignaler
1		
2		
3		
4		
5		
6		
...		




6.6 Minnesaddition. Använd figurens dataväg och ange styrsignalssekvenser för operationen:

$$M(12_{16}) + M(13_{16}) \rightarrow M(14_{16})$$

Ge svaret i tabellform enligt följande:

Cykel	Operation (RTN)	Aktiva styrsignaler
1		
2		
3		
4		
5		
6		
...		




6.7 8/16 bitars addition. Använd figurens dataväg och ange styrsignalssekvenser för operationen:

$$A + M(12_{16}) : M(13_{16}) \rightarrow M(20_{16}) : M(21_{16})$$

Ge svaret i tabellform enligt följande:

Cykel	Operation (RTN)	Aktiva styrsignaler
1		
2		
3		
4		
5		
6		
...		



7 Styrenheten

- 7.1 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	M(SP)→Y;	
Q ₅	SP+1→SP;	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.2 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	SP-1→SP;	
Q ₅	Y→M(SP);	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.3 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	n→T; PC+1→PC	
Q ₅	Y→M(T+X);	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.4 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	n→T;	
Q ₅	T+X→R;	
Q ₆	R→PC;	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.5 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	A'→R;	
	ALU(N,Z) →CC(n,Z); 0→V;	
Q ₅	R→A;	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.6 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	(d7)A>>1→R;	
Q ₅	R→A;	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.7 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	A→T	
Q ₅	(C)(M(A+Y))>>1→R;	
Q ₆	R→M(A+Y);	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.8 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	PC→TA,T;	
Q ₅	M(TA)+1→R; PC+1→PC;	
Q ₆	if(N=1) R→PC;	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.9 I följande tabell visas RTN-beskrivningen för EXECUTE-sekvensen för en av FLIS-processorns instruktioner.

Tillstånd	RTN-beskrivning	Aktiva styrsignaler (=1)
Q ₄	PC→TA,T;	
Q ₅	M(TA)+1→R; PC+1→PC;	
Q ₆	if(C+Z=1) R→PC;	

- a) Ange för varje tillstånd de styrsignaler som är aktiva.
b) Vad är instruktionens namn (med assemblerspråk)?

- 7.10 I instruktionslistan för FLIS-processorn finner vi en maskininstruktion som beskrivs enligt följande:

Instruktion		Adressering				Operation		Flaggor			
COM											
Variant		metod	OP	#	~			N	Z	V	C
COM	Adr	Absolute	3A	2	4	M(Adr)' → M(Adr)		Δ	Δ	0	-

Visa hur instruktionens EXECUTE-fas implementeras hos en FLIS-processor med fast kopplad logik. Lösningen ska tydligt visa varje tillstånd med RTN beskrivning och angivande av aktiva styrsignaler.

- 7.11 I instruktionslistan för FLIS-processorn finner vi en maskininstruktion som beskrivs enligt följande:

Instruktion	Adressering				Operation	Flaggor			
JMP									
Variant	metod	OP	#	~		N	Z	V	C
JMP A, X	Indexed	63	1	4	$A+X \rightarrow PC$	-	-	-	-

Visa hur instruktionens EXECUTE-fas implementeras hos en FLIS-processor med fast kopplad logik. Lösningen ska tydligt visa varje tillstånd med RTN beskrivning och angivande av aktiva styrsignaler.

- 7.12 I instruktionslistan för FLIS-processorn finner vi en maskininstruktion som beskrivs enligt följande:

Instruktion	Adressering				Operation	Flaggor			
ROL									
Variant	metod	OP	#	~		N	Z	V	C
ROL n, SP	Indexed	4D	2	4	$M(n+SP) \ll 1 \rightarrow M(n+SP)$	Δ	Δ	Δ	Δ

Visa hur instruktionens EXECUTE-fas implementeras hos en FLIS-processor med fast kopplad logik. Lösningen ska tydligt visa varje tillstånd med RTN beskrivning och angivande av aktiva styrsignaler.


- 7.13 I instruktionslistan för FLIS-processorn finner vi en maskininstruktion som beskrivs enligt följande:

Instruktion	Adressering				Operation	Flaggor			
BLT									
Variant	metod	OP	#	~		N	Z	V	C
BLT Adr	Relativ	2F	2	4	If $(N \oplus V) = 1$: $PC + \text{Offset} \rightarrow PC$	-	-	-	-


Visa hur instruktionens EXECUTE-fas implementeras hos en FLIS-processor med fast kopplad logik. Lösningen ska tydligt visa varje tillstånd med RTN beskrivning och angivande av aktiva styrsignaler.

8 Assemblerprogrammering

- 8.1 Följande figur illustrerar några fragment minne hos en FLISP-dator. I minnet finns en "branch"-instruktion samt dess mål indikerade. Bestäm instruktionens operand, dvs. det värde som finns lagrat på adress 5A.



- 8.2 Följande figur illustrerar några fragment minne hos en FLISP -dator. I minnet finns en "branch"-instruktion samt dess mål indikerade. Bestäm instruktionens operand, dvs. det värde som finns lagrat på adress 63.



- 8.3 För vilka värden på U utförs hoppet nedan? Betrakta U som ett tal [0,255].

```
LDA      #$85
CMPA     #U
B (Villkor) Hopp
```

om den villkorliga instruktionen är

- | | |
|--------|--------|
| a) BHI | e) BGT |
| b) BHS | f) BGE |
| c) BLS | g) BLE |
| d) BLO | h) BLT |

- 8.4 Översätt följande sekvens av assemblerdirektiv för FLIS-assemblatorn till maskinkod (assemblera programmet). Komplettera figuren så att det klart framgår hur maskinkod och assemblerkod hör ihop och vilka minnesadresser maskinkoden är placerad på.

Adress	Innehåll	Assemblerkod
		ORG \$E0
		FCB %10000111
		RMB 2
		FCB \$7A
		FCB 'a'
		FCS "ABCD"

- 8.5 Översätt följande assemblerprogram för FLISP till maskinkod (assemblera programmet). Komplettera figuren så att det klart framgår hur maskinkod och assemblerkod hör ihop och vilka minnesadresser maskinkoden är placerad på.

Adress	Innehåll	Assemblerkod (disassemblering)
		ORG \$30
		Start: LDX #\$0C
		Loop: LDA ,X+
		STA \$FC
		TSTA
		BPL Loop
		Stop: JMP Stop

- 8.6 Översätt följande assemblerprogram för FLISP till maskinkod (assemblera programmet). Komplettera figuren så att det klart framgår hur maskinkod och assemblerkod hör ihop och vilka minnesadresser maskinkoden är placerad på.

Adress	Innehåll	Assemblerkod (disassemblering)	
		ORG	\$20
	Length:	EQU	4
	Start:	LDX	#Table
		LDA	Length
		STA	Count
	Loop:	LDA	,X+
		STA	\$FC
		DEC	Count
		LDA	Count
		BNE	Loop
	Stop	Jmp	Stop
	Count	RMB	1
	Table:	FCB	\$10,%10,10,0

- 8.7 Ur en FLISP-dators minne avläser vi följande minnesinnehåll (hexadecimalt):

90,48,91,94,F5,24,03,EB,21,FA,21,FE

Utgå i från att ett program är lagrat här med början på adress 20₁₆. Identifiera instruktionssekvensen, dvs. disassemblera minnesinnehållet.

- 8.8 Ur en FLISP-dators minne avläser vi följande minnesinnehåll (hexadecimalt):

F1,7A,06,0E,A6,C4,A5,C5,24,02,F0,01,21,FE

Utgå i från att ett program är lagrat här med början på adress 20₁₆. Identifiera instruktionssekvensen, dvs. disassemblera minnesinnehållet.

8.9 Följande program finns lagrat i en FLISP-dators minne:

```
; Huvudprogram
20: LDSP  #$F0
22: LDX   #$50
24: PSHX
25: JSR   $40
27: STA   $E0
29: JMP   $10

; Subrutin 1
40: PSHA
41: PSHX
42: PSHC
43: LDX   #$E0
45: LDA   #$03
47: JSR   $60
49: PULC
4A: PULX
4B: PULA
4C: RTS


; Subrutin 2
60: PSHA
61: PSHC
62: PSHX
63: LDX   #$15
65: INCA
66: PULX
67: PULC
68: PULA
69: RTS
```

Beskriv stackens utseende, dvs. komplettera följande tabell, då programräknaren PC har följande värden:

PC	22	25	45	60	49	27
SP						
(SP)	–					
(SP+1)	–	–				–
(SP+2)	–	–				–
(SP+3)	–	–				–
(SP+4)	–	–	–		–	–


- 8.10 En 8-bitars strömbrytare, "DIP_SWITCH" är ansluten till adress FB_{16} och en displayenhet "HEXDISPLAY" som visar en byte i form av två hexadecimala siffror är ansluten till adress FC_{16} i en FLISP dator.

Konstruera en subrutin `DipHex` som läser av strömbrytaren och indikerar den minst signifikanta påslagna biten genom att skriva dess position, räknat från höger, till displayenheten. Om exempelvis bitarna 2 och 4 utgör ettställda strömbrytare ska positionen för bit 2, (dvs. 3) skrivas till displayenheten. Om ingen strömbrytare är ettställd ska siffran 0 skrivas till displayen. Speciellt gäller att symboler ska definieras och användas för absoluta adresser.



- 8.11 Två strömbrytare är anslutna till inportar med adresser FB₁₆ och FC₁₆ i en FLISP-dator. Dessutom är en ljusdiodramp ansluten till en utport med adress FB₁₆.

Konstruera en subrutin `DipSwitchOr` som bildar logisk ELLER av värdena som läses från strömbrytarna.



Subrutinen ska utformas så att avläsningen och indikering görs en gång. Kontinuerlig funktion fås genom att subrutinen, oupphörligt anropas från ett huvudprogram "main". Speciellt gäller att symboler ska definieras och användas för absoluta adresser.

- 8.12 I simulatoren för FLIS-datorn kan man ansluta strömbrytarmodulen DIPSWITCH till en inport och sifferindikatorn 7-SEGMENT till en utport. Skriv ett program som kontinuerligt läser av två 4-bitars tal från de åtta strömbrytarna på DIPSWITCH via inporten \$FB, adderar de två talen och visar summan (4 bitar) som en decimal siffra på sifferindikatorn 7-SEGMENT, ansluten till utport \$FC. Från inporten läses två 4-bitars binära tal P och Q samtidigt. P finns på bit 7654 och Q på bit 3210. Summan P+Q skall omvandlas till segmentkod och visas som en siffra 0-9 på sifferindikatorn. Om summan är större än nio skall ett 'E' (ERROR) visas.


Du har tillgång till en tabell med segmentkoder och följande definitioner:

Error	EQU	\$5D	; Segmentkod för E (Error)
SegCode	FCB	xx,yy,zz,etc	; Tabell med segmentkoder för [0,9]


- 8.13 Skriv en subrutin `CNTONE` i assemblerspråk för FLIS-processorn som räknar antalet ettor i register A. Vid återhopp skall register A innehålla antalet ettor som fanns i registret vid anropet. Om registret innehåller 5 st ettor vid anropet så skall det alltså innehålla talet %00000101 vid återhoppet. Endast register A och CC får vara förändrade vid återhopp från subrutinen. Hur skall programmet ändras om man istället vill räkna antalet nollor?
- 8.14 Skriv en subrutin `ASCBIN` i assemblerspråk för FLIS-processorn som översätter ett 7-bitars ASCII-tecken för en hexadecimal siffra (0-9 eller A-F) till motsvarande binära tal %00000000-%00001111. Vid anrop av subrutinen innehåller register A ASCII-tecknet i bitarna b6-b0 medan b7 är en checkbit med okänt innehåll. Vid återhopp skall det binära talet finnas i register A. Om innehållet i register A vid anropet ej är ASCII-tecknet för en hexadecimal siffra så skall talet \$FF finnas i register A vid återhopp. Endast register A och CC får vara förändrade vid återhopp från subrutinen.
- 8.15 Skriv en subrutin, `CCOUNT`, i assemblerspråk för FLIS-processorn, som tar reda på hur många gånger ASCII-tecknet för bokstaven 'C' förekommer i en nollterminerad textsträng. Vid anrop av subrutinen skall startadressen till textsträngen finnas i X-registret och vid återhopp skall antalet C-tecken finnas i A-registret. ASCII-tecknen i textsträngen är lagrade med udda paritet med paritetsbiten som bit nummer 7. Den avslutande nollan har ingen paritets-bit. Endast register A och CC får vara förändrade vid återhopp från subrutinen.
- 8.16 Skriv en subrutin, `AaCNT`, i assemblerspråk för FLIS-processorn, som tar reda på hur många gånger ASCII-tecknen för bokstäverna A och a förekommer i en nollterminerad textsträng. Vid anrop av subrutinen skall startadressen till textsträngen finnas i X-registret och vid återhopp skall antalet ASCII-tecken finnas i A-registret. ASCII-tecknen i textsträngen är lagrade med jämn paritet med paritetsbiten som bit nummer 7.

Endast register A och CC får vara förändrade vid återhopp från subrutinen.


- 8.17 Skriv en subrutin `SMALLCNT` i assemblerspråk för FLIS-processorn som söker igenom en textsträng med 7-bitars ASCII-tecken och räknar alla ASCII-tecken som motsvarar små bokstäver (a-z). Vid anrop av subrutinen skall adressen till textsträngen finnas i X-registret. Textsträngen avslutas med datavärdet 0. Det sökta antalet skall returneras i A-registret. För övrigt får endast CC-registret vara förändrat vid återhopp. Ett ASCII-tecken är lagrat i bit6-bit0 på varje adress i textsträngen. Bit7 i textsträngens dataord har okänt värde.
- 8.18 I minnet i ett datorsystem med FLIS-processorn finns en nollterminerad sträng med sju bitars ASCII-tecken. Varje ASCII-tecken har kompletterats med en paritetsbit som åttonde bit (bit nr 7). Skriv en subrutin `LCOUNT` i assemblerspråk för FLIS-processorn som tar reda på hur många av ASCII-tecknen i strängen som motsvarar stora eller små bokstäver A - Z eller a - z. Antalet bokstäver skall finnas i A-registret vid återhopp. Vid anrop av subrutinen skall startadressen till strängen finnas i X-registret. Endast register A och CC får vara förändrade vid återhopp från subrutinen.
- 8.19 Skriv en subrutin `PRINT` i assemblerspråk för FLIS-processorn som matar ut ASCII-tecken (7 bitars ASCII lagrade som 8-bitars ord med mest signifikant bit nollställd) till en skrivare enligt följande beskrivning:
- ASCII-tecknen som skall matas ut finns lagrade i minnet med första tecknet på adressen som finns i X-registret och följande tecken på ökande adresser.
 - Skrivarens dataingång (8 bitar) är ansluten till utport \$FB på FLIS-datorn.
 - Skrivarens statussignal `READY` är ansluten till bit 7 (mest signifikant) på inport \$FC. Om signalen `READY` har värdet 1 är skrivaren beredd att ta emot ett nytt ASCII-tecken.
 - Utmatning av ett dataord (ASCII-tecken) till skrivarens dataingång medför automatiskt att skrivaren nollställer signalen `READY`.
 - Utmatning av ASCII-tecken skall fortsätta tills ett dataord med värdet \$00 läses från minnet. Dataordet med värdet \$00 används som slutmarkering och skall inte matas ut till skrivaren.
 - Återhopp från subrutinen skall göras när utmatningen är färdig. Vid återhoppet skall samtliga interna register (utom PC) ha samma värden som vid inhoppet.
 - Subrutinen skall fungera även om första dataordet som läses från minnet är \$00, dvs återhopp skall då ske direkt.
- 8.20 En ramp med ljusdioder, enligt figuren till höger, är ansluten till adress `FC16` i en FLISP-dator.
- Skriv en subrutin `BLINK` som får samtliga dioder att blinka genom att först tända och sedan släcka dom. Kontrollera funktionen genom att stega igenom subrutinen instruktionsvis.
 - Utforma, som en ny subrutin `BLINKDELAY`, en fördröjning så att dioderna blinkar även då programmet exekveras normalt.
 - Beskriv subrutinerna `BLINK` och `BLINKDELAY` i form av flödesplaner.
 - Skapa ett enkelt huvudprogram `main`, som kontinuerligt anropar subrutinen `BLINK`.



- 8.21 En ramp med ljusdioder, enligt figuren till höger, är ansluten till en utport med adress `FC16` i en FLISP-dator.
- Skriv en subrutin `RLJUSH` som får dioderna att bete sig som ett "rinnande ljus" där dioderna tänds upp en och en från vänster till höger. Kontrollera funktionen genom att stega igenom subrutinen instruktionsvis.
 - Använd subrutinen `BLINKDELAY`, så att man tydligt kan se det rinnande ljuset även då programmet exekveras normalt.
 - Beskriv lösningen från b) i form av en flödesplan.



- 8.22 Två ramper med ljusdioder, enligt figuren till höger, är anslutna till utportarna med adress FB_{16} och FC_{16} i en FLISP-dator.



Konstruera en subrutin `RLJUSH16` som får dioderna att bete sig som ett kontinuerligt "rinnande ljus" där dioderna tänds upp en och en från vänster till höger. Efter det att bit 0 hos diodrampen på adress FB_{16} släckts ska bit 7 hos diodrampen på adress FC_{16} tändas. Då dioden för bit 0 på adress FC_{16} släckts, ska det rinnande ljuset börja om från bit 7 på adress FB_{16} , osv.

Använd en given subrutin `BLINKDELAY`, så att man tydligt kan se det rinnande ljuset även då programmet exekveras normalt. Implementera, dvs. skriv subrutinen i assemblerspråk.

- 8.23 I simulatoren för FLIS-datorn kan man ansluta strömbrytarmodulen `DIPSWITCH` till en inport och sifferindikatorn `7-SEGMENT` till en utport.

Skriv ett program som läser av ett värde på strömbrytarna, visar värdet som en hexadecimal siffra på sifferindikatorn och sedan utför en fördröjning. Därefter skall sifferindikatorn släckas, en ny fördröjning utföras och förloppet upprepas från början. Programmet som skall ha startadressen $\$20$ beskrivs nedan. Det finns en färdig subrutin `DELAY1S` som utför en fördröjning på 1 s.

Programmet skall i tur och ordning:

1. Läsa strömbrytarna på inport $\$FB$.
2. Maska fram bit 3-0 av det inlästa värdet, som motsvarar den önskade fördröjningen i sekunder.
3. Visa detta värde x som tillhör intervallet $[0, \$F]$ på sifferindikatorn på utport $\$FC$.
4. Utföra fördröjningen. (Hoppa till `DELAY1S` x gånger).
5. Släcka sifferindikatorn.
6. Utföra fördröjningen igen. (Hoppa till `DELAY1s` x gånger).
7. Hoppa tillbaka till 1.

Du har tillgång till en tabell med segmentkoder och följande definitioner:

SegCode	FCB	xx,yy,zz,etc	Tabell med segmentkoder för $[0, F]$
DELAY1S	EQU	www	Startadress för Delay-rutinen som utför 1s fördröjning

- 8.24 En FLIS-dator skall användas för att styra ett elektroniskt lås. I låsprogrammet skall ingå en subrutin `KEYCMP` som jämför en sträng med inmatade ASCII-tecken med en annan sträng med 8-bitars ord, som innehåller "nyckeln" till låset. Bit 7 i varje inmatat ASCII-tecken har okänt värde medan motsvarande bit i "nyckel-strängen" är noll. Bägge strängarna är lika långa, relativt korta och noll-terminerade. Skriv en subrutin i assemblerspråk för FLIS-processorn som jämför de två strängarna och returnerar antal fel i A-registret. Vid anrop av subrutinen skall startadressen till den inmatade strängen finnas i X-registret och startadressen till "nyckelsträngen" i Y-registret. Endast register A och CC får vara förändrade vid återhopp från subrutinen.
- 8.25 En FLIS-processor skall användas i styrenheten för en maskin. Till inport $\$FC$ är ett antal givare och switchar anslutna. En operatör skall styra maskinen via switcharna. Huvudprogrammet för maskinstyrningen skall utformas som en evighetsslinga där inporten läses av en gång i början på varje varv. Huvudprogrammet skall inledas med att stackpekaren först sätts till värdet $\$FA$. Sedan skall inporten läsas av och beroende på switcharnas och givarnas värden skall en av fyra

olika färdiga subrutiner anropas om motsvarande villkor i tabellen nedan är uppfyllt. Efter återhopp från subrutinerna eller om inget av villkoren i tabellen är uppfyllt skall ett nytt varv i slingan påbörjas. Rita en flödesplan som beskriver huvud-programmet och skriv huvud-programmet i assemblerspråk för FLIS-processorn. Huvudprogrammets startadress skall vara \$20. Subrutinernas startadresser antas vara givna.

Villkor	Inport \$FC bitnr								Anropa subrutin
	7	6	5	4	3	2	1	0	
1	?	?	?	1	?	?	?	1	SUB1
2	?	?	0	1	?	?	1	0	SUB2
3	?	?	?	0	?	?	1	?	SUB3
4	0	0	0	0	1	1	0	0	SUB4

- 8.26 I en styrenhet för en maskin används FLIS-datorn. Ett avsnitt av styrprogrammet skall läsa av värdet CASE (8 bitar), som finns på inporten \$FB, och därefter utföra en av åtta olika subrutiner, SUB0-SUB7. Vilken subrutin som utförs bestäms av värdet på variabeln CASE. Om CASE = 0 utförs SUB0, om CASE = 1 utförs SUB1 osv. Om CASE > 7 skall ingen av subrutinerna utföras. Adresserna till de åtta olika subrutinerna skall finnas lagrade i minnet i en tabell med början på adressen \$C0. Vid laddning av programmet i minnet skall också tabellen med subrutinadresserna laddas. Skriv ett huvudprogram i assemblerspråk som först initierar stackpekaren till \$20 och sedan läser värdet som finns på inporten \$FB (CASE). Därefter anropas en av subrutinerna enligt ovan om CASE < 8. Programmet utformas som en evighetsslinga. Det skall utformas som flerval och inte som upprepade tvåval.

Subrutinernas hexadecimala startadresser skall vara 80, 67, 75, 52, 90, B9, AF och E0.

- 8.27 Styrenheten i en maskin innehåller en FLIS-dator. I en styrsekvens skall styrenheten invänta en negativ flank på en binär signal från en givare, ansluten till bit nr 3 på inport \$FC. Skriv en generell subrutin NEDGE i assemblerspråk för FLIS-processorn som detekterar en negativ flank på en av bitarna på inporten \$FC. Vid anrop av subrutinen skall register A innehålla numret för den bit på inport \$FC som man vill undersöka. Övriga bitar på inporten \$FC har okända värden. Återhopp från subrutinen skall göras så snart en negativ flank har upptäckts. Endast register CC får vara förändrat vid återhoppet.

Ledning: 1. Tänk på att signalen från början kan ha värdet 0 eller 1.

2. Man kan använda en tabell med bitmasker för de 8 olika fallen (bit 0-7).

Visa också hur subrutinanropet ser ut i huvudprogrammet i det aktuella fallet.

Hur skall programmet ändras om man istället vill detektera en positiv flank?

- 8.28 Skriv en subrutin PCNT i assemblerspråk för FLIS-processorn, som söker igenom en sträng med 8-bitars dataord i minnet och räknar alla dataord där den vänstra halvan bildar ett fyrabitars binärt tal som är mindre än 6, dvs bitarna 7654 bildar ett binärt tal < 6. Vid anrop av subrutinen skall adressen till strängen finnas i X-registret. Strängen avslutas med datavärdet \$FF. Det sökta antalet skall returneras i A-registret. Endast A-registret och flaggregistret får vara förändrat vid återhopp.
- 8.29 Skriv en subrutin SWAP för FLIS-processorn, som byter plats på databitarna i ett block i minnet så att bitarna 76543210 ersätts med 32107654 i hela blocket. Vid anrop av subrutinen finns antalet 8-bitars dataord i blocket i A-registret (högst 50 st) och begynnelseadressen i X-registret. Vid återhopp från subrutinen får endast CC-registret vara förändrat.
- 8.30 Skriv en subrutin EXCHG för FLIS-processorn, som byter plats på minnesinnehållen i två lika stora minnesareor med 8-bitars dataord. Vid anrop av subrutinen finns antalet dataord i vardera

minnesarean i A-registret (högst 30 st) och adresserna till de två dataareorna i X-registret och Y-registret. Vid återhopp från subrutinen får endast register CC vara förändrat.

- 8.31 I minnet i ett datorsystem med FLIS-processorn finns ett antal 8-bitars tal med tecken lagrade i en tabell på adressen DTAB och framåt (ökande adress). Tabellen avslutas med talet 0. Skriv en subrutin ODDCNT i assemblerspråk som tar reda på hur många av de positiva talen i tabellen som är udda. Antalet tal i tabellen som uppfyller detta skall finnas i A-registret vid återhopp. Endast register A och register CC får vara förändrade vid återhopp från subrutinen.

Ledning: Man vet här vad bit 0 och 7 skall ha för värden.

- 8.32 Skriv en subrutin BLKMAN som nollställer bit 7 och inverterar bit 5 i ett block med 16 st 8-bitars dataord i minnet. Adressen till dataordet med lägst adress finns i X-registret vid anrop av subrutinen. Vid återhopp från subrutinen får endast CC-registret vara förändrat. Assemblerspråk för FLIS-processorn skall användas.

9 Adressavkodning

- 9.1 Ett datorsystem med 64 kbyte adressrymd ska konstrueras. Konstruera adressavkodningen för följande:

2 kbyte RWM från adress 0
 8 kbyte ROM på de högsta adresserna
 En I/O-area på 8 byte med start på adress \$C5A0

Du har tillgång till

8 kbyte ROM-modul
 2 kbyte RWM-modul

- Använd fullständig adressavkodning
- Använd ofullständig adressavkodning

- 9.2 Ett datorsystem med 64 kbyte adressrymd ska konstrueras. Konstruera adressavkodningen för följande:

4 kbyte RWM från adress 0
 8 kbyte ROM på de högsta adresserna
 En I/O-area på 256 byte med start på adress \$6000


Du har tillgång till

8 kbyte ROM-modul
 4 kbyte RWM-modul


- Använd fullständig adressavkodning
- Använd ofullständig adressavkodning

- 9.3 I ett datorsystem, med synkron buss, 64 kbyte adressrymd och med 8 bitars databuss används en 16 kbyte ROM-kapsel för att lagra program och en 2 kbyte RWM-kapsel för att lagra variabler. Dessutom används en 8-bitars "three-state"-buffert som inport och ett 8-bitars register som utport. I nedanstående figur visas hur "chip-select"-avkodningen för dessa är utförd.


- Redogör för var i adressrummet processorn kan läsa eller skriva i de olika enheterna. Alla adresser där en enhet kan nås skall redovisas.
- Konstruktören upptäcker vid provning av systemet att märkliga saker ibland händer vid läsning av indata från inporten. Hjälp konstruktören reda ut vad som händer.



- 9.4 Ett datorsystem, med synkron buss, 64 kbyte adressrymd och med 8 bitars databuss ska konstrueras. Centralenheten genererar en VA signal för att indikera att innehållet på adressbussen är giltigt och en R/W-signal för att indikera läsning respektive skrivning. Figuren nedan visar hur adressrummet ska användas (alla adresser anges på hexadecimal form). Systemet skall bestyckas med 1 st. 8 kbyte RWM-kapsel, 1 st. 4 kbyte ROM-kapsel, 4 st. inportar och 4 st. utportar. Modulernas modeller ges också i figuren. Med tanke på framtida utbyggnad skall alla moduler, som ansluts till adressbussen, vara fullständigt avkodade.




- Konstruera "chip select"-logiken för de två minneskapslarna.
 - Konstruera "chip select"-logiken för in- och utportarna så att de ligger på adresserna \$E0D0 - \$E0D7, med inportar på udda adresser och utportar på jämna. Konstruktionen skall ha en gemensam del som skapar "chip select" för hela I/O arean.
- 9.5 En utport där gränssnittet utgörs av endast ett register är normalt inte läsbar. Föreslå hur en icke-läsbar utport på adress \$E0D1 skall "byggas om" så att den också blir läsbar. I figuren förutsätts CSW vara en korrekt bildad CS-signal för porten, visa hur CSW bildas. Visa även den kompletta adressavkodningslogiken.




9.6 I ett datorsystem, med synkron buss, 64 kbyte adressrymd och med 8 bitars databuss har minneskretsar kopplats enligt figuren nedan. Primärminnet utgörs av ROM och RWM uppdelat på fyra minneskapslar.

- Vad betyder förkortningarna ROM och RWM?
- Hur stort är systemets ROM respektive RWM?
- Vilka adressområden (hexadecimalt) upptar respektive minneskapsel (1 t o m 4)?
- Vilken roll har användningen av signalen "VA" vid adresseringen av en minneskapsel?




9.7 Föreställ dig en I/O-modul för vilken RWM-modulen till vänster i figuren nedan har stått modell, dvs. de har samma insignal- och utsignalstruktur mot en processorbuss. I I/O-modulen finns två inportar (ingångs-buffertar) och två utportar (utgångsregister) av den typ som visas till höger i figuren. Den tar upp två adresser, vilket innebär att på varje adress finns en inport och en utport.

- I ett mikrodatorsystem, med synkron buss, 64 kbyte adressrymd och med 8 bitars databuss har I/O-modulen adresserna \$B800 och \$B801. Visa hur modulen är ansluten till centralenheten. Adressavkodningen är fullständig. Signalerna VA respektive R/W används för att indikera giltig adress respektive läs- eller skriv-/operation.
- Visa hur I/O-modulen principiellt är kopplad internt, dvs. hur de två inportarna och de två utportarna tillsammans med annan logik är ihopkopplade så att modulen kan representeras med en RWM-liknande modul.



9.8 I CS-avkodningen för ett datorsystem med 16 bitars adressbuss används två st. ”2 till 4”-avkodare enligt figuren. Insignalerna till avkodarna är adressbitar från adressbussen. Utsignalerna ($x_0 - x_7$) från avkodarna används för att bilda CS-signalerna.

- Analysera kopplingen och bestäm på vilka adresser minnesmodulerna och portarna är placerade.
- Man vill placera en andra ROM-modul i direkt anslutning till den som redan finns. Visa CS-logiken och adressintervallet för denna modul.



9.9 Adressrummet för ett givet datorsystem, med synkron buss, 64 kbyte adressrymd och med 8 bitars databuss visas i bilden till vänster i figuren. Centralenheten genererar en VA signal för att indikera att innehållet på adressbussen är giltigt och en R/W-signal för att indikera läsning respektive skrivning. Som läs-/skrivminne används 2 st. RWM-moduler om vardera 8 kbyte och 128 byte. Som läsminne används 1 st. ROM-modul om 8 kbyte. In- och utportar är och kan (vid utökning) placeras i den givna I/O-arean. Modeller av dessa moduler och portar ges också till höger i figuren. Användningen av I/O-arean kan variera från en tillämpning till en annan. Man skall med lätthet kunna byta ut och lägga till portar. Adressavkodningen för enheter i denna area bör därför vara indelad i två steg där det första steget avkodar adresser inom själva I/O-arean och det andra steget dessutom väljer ett specifikt gränssnitt. All avkodning nedan skall vara fullständig och får göras med standardgrindar (INVERTERARE, OCH, ELLER, NAND, NOR, XOR).

a) Konstruera adressavkodningslogiken för RWM-modulerna.

b) Konstruera en tvåstegs adressavkodare för inplaceringen av ett gränssnitt ”IE” som upptar adresserna \$E0E0 och \$E0E1.

